

Bitácora de Proyecto II

Diseño Lógico

Jason Ulloa Piccolo

2024059001

I Semestre 2026

Fecha: 02/05/2026

- Se analizó el enunciado del proyecto para generar la suma
- Se definió el alcance del ~~el sistema~~ (Operación de Suma sin Signo)
- Se identificaron los señales de entrada necesarias para la operación con sus debidos registros y señales de control.
- Se definió la salida encargada de dar el resultado de suma y permitir la visualización en los displays.
- Se implementó la lógica de suma en System Verilog.
- Se ajustó el ancho de bits a 11 bits para evitar overflow.
- Se integró el sistema de comunicación de datos de tipo serial, permitiendo que el resultado se actualice automáticamente conforme ingresan los operandos.

→ Se desarrolló el test bench "es SystemVerilog".

→ Se probaron los casos:

$$\rightarrow 251 + 302 = 553$$

$$\rightarrow 526 + 67 = 593$$

$$\rightarrow 1500 + 750 = 900$$

$$\rightarrow 999 + 11 = 1000$$

y todo funciona bien.

→ Se ejecutó "make synth", "make prj" y "make bitstream".

→ Se verificó generación sin errores y se integró el subsistema en el "top.sv".